过孔的寄生电容和电感

czs

    过孔本身存在着寄生的杂散电容，如果已知过孔在铺地层上的阻焊区直径为D2,过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间，降低了电路的从这些数值可以看出，尽管单个过孔的寄生电容引起的上升延变缓的效用不是很明过孔存在寄生电容的同时也存在着寄生电感，在高速数字电路的设计中，过孔的寄其中L指过孔的电感，h是过孔的长度，d是中心钻孔的直径。从式中可以看出，如果信号的上升时间是1ns，那么其等效阻抗大小为：XL=πL/T10-9通过上面对过孔寄生特性的分析，我们可以看到，在高速PCB设计中，看似简单1．从成本和信号质量两方面考虑，选择合理尺寸的过孔大小。必要时可以考虑使



【轉】过孔的寄生电容和电感  




一、過孔的寄生電容和电感
    过孔本身存在着寄生的杂散電容，如果已知过孔在鋪地层上的阻焊区直径为D2,过孔焊盘的直徑为D1,PCB板的厚度为T,板基材介电常数为ε,則过孔的寄生电容大小近似于：
C=1.41εTD1/(D2-D1)
    过孔的寄生电容會给电路造成的主要影响是延长了信号的上升时间，降低了电路的速度。举例来说，对于一块厚度为50Mil的PCB板，如果使用的过孔焊盘直徑為20Mil（钻孔直径为10Mils），阻焊区直径为40Mil,则我们可以通过上面的公式近似算出過孔的寄生电容大致是：
C=1.41x4.4x0.050x0.020/(0.040-0.020)=0.31pF
    这部分电容引起的上升时间变化量大致为：
T10-90=2.2C(Z0/2)=2.2x0.31x(50/2)=17.05ps
    從这些数值可以看出，尽管单个过孔的寄生电容引起的上升延變缓的效用不是很明显，但是如果走线中多次使用過孔进行层间的切换，就會用到多个过孔，设计時就要慎重考慮。实際設计中可以通过增大過孔和铺銅區的距离（Anti-pad）或者减小焊盤的直径來减小寄生電容。
    过孔存在寄生電容的同時也存在着寄生电感，在高速數字电路的設计中，过孔的寄生电感带来的危害往往大于寄生电容的影响。它的寄生串聯电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用。我们可以用下面的经驗公式来简單地计算一个過孔近似的寄生电感：
L=5.08h[ln(4h/d)+1]
    其中L指过孔的电感，h是过孔的长度，d是中心钻孔的直徑。从式中可以看出，過孔的直径对电感的影响较小，而对电感影響最大的是过孔的长度。仍然采用上面的例子，可以計算出过孔的电感为：
L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH
    如果信号的上升时间是1ns，那么其等效阻抗大小为：XL=πL/T10-90=3.19Ω。这样的阻抗在有高频电流的通过已經不能够被忽略，特別要注意，旁路电容在连接电源层和地層的时候需要通过两个过孔，这样過孔的寄生電感就会成倍增加。
二、如何使用过孔
通过上面对過孔寄生特性的分析，我们可以看到，在高速PCB设计中，看似简單的过孔往往也会给电路的设計帶来很大的負面效应。为了減小过孔的寄生效應帶来的不利影響，在设计中可以尽量做到：
1．从成本和信号质量两方面考慮，选择合理尺寸的过孔大小。必要时可以考虑使用不同尺寸的过孔，比如对于电源或地线的过孔，可以考虑使用較大尺寸，以减小阻抗，而对于信号走线，則可以使用较小的過孔。当然随着过孔尺寸减小，相应的成本也会增加。
2．上面讨论的两個公式可以得出，使用较薄的PCB板有利于减小过孔的两种寄生参数。
3．PCB板上的信号走线尽量不换层，也就是說盡量不要使用不必要的过孔。
4．电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好。可以考虑并联打多个过孔，以减少等效电感。
5．在信号换层的过孔附近放置一些接地的过孔，以便為信号提供最近的回路。甚至可以在PCB板上放置一些多余的接地过孔。
6．对于密度较高的高速PCB板，可以考虑使用微型過孔。