過孔的寄生電容和电感

klms

    过孔本身存在着寄生的杂散电容，如果已知过孔在铺地层上的阻焊区直径为D2,过孔本身存在着寄生的雜散电容，如果已知过孔在铺地层上的阻焊区直徑为D2,过孔的寄生电容会给电路造成的主要影响是延长了信號的上升时间，降低了电路的从这些数值可以看出，盡管單个过孔的寄生电容引起的上升延变缓的效用不是很明过孔存在寄生电容的同时也存在著寄生電感，在高速数字電路的设計中，过孔的寄其中L指過孔的电感，h是过孔的长度，d是中心钻孔的直徑。从式中可以看出，如果信号的上升时間是1ns，那么其等效阻抗大小为：XL=πL/T10-9通过上面對过孔寄生特性的分析，我们可以看到，在高速PCB设计中，看似简单1．从成本和信號质量两方面考虑，选择合理尺寸的过孔大小。必要時可以考虑使



    过孔本身存在著寄生的雜散电容，如果已知过孔在铺地层上的阻焊区直径為D2,过孔的寄生电容会給电路造成的主要影响是延长了信号的上升时间，降低了电路的从這些數值可以看出，尽管单个过孔的寄生电容引起的上升延变缓的效用不是很明过孔存在寄生电容的同时也存在着寄生电感，在高速数字电路的设计中，过孔的寄其中L指过孔的电感，h是过孔的长度，d是中心鉆孔的直径。从式中可以看出，如果信号的上升时间是1ns，那么其等效阻抗大小为：XL=πL/T10-9通过上面对过孔寄生特性的分析，我们可以看到，在高速PCB設計中，看似简单1．从成本和信号质量两方面考虑，选择合理尺寸的過孔大小。必要时可以考虑使



【转】過孔的寄生电容和電感  




一、过孔的寄生電容和电感
    过孔本身存在着寄生的雜散电容，如果已知过孔在铺地层上的阻焊区直徑為D2,過孔焊盤的直徑为D1,PCB板的厚度为T,板基材介電常數为ε,則過孔的寄生电容大小近似于：
C=1.41εTD1/(D2-D1)
    过孔的寄生电容会给电路造成的主要影响是延长了信號的上升时間，降低了电路的速度。舉例來说，对于一塊厚度為50Mil的PCB板，如果使用的过孔焊盘直径為20Mil（钻孔直径為10Mils），阻焊区直徑为40Mil,則我们可以通过上面的公式近似算出過孔的寄生电容大致是：
C=1.41x4.4x0.050x0.020/(0.040-0.020)=0.31pF
    这部分电容引起的上升时间變化量大致为：
T10-90=2.2C(Z0/2)=2.2x0.31x(50/2)=17.05ps
    從这些数值可以看出，盡管單個过孔的寄生电容引起的上升延变缓的效用不是很明顯，但是如果走線中多次使用过孔進行层間的切换，就會用到多個过孔，设计时就要慎重考慮。实際設计中可以通過增大过孔和鋪铜區的距离（Anti-pad）或者減小焊盘的直徑来減小寄生电容。
    过孔存在寄生电容的同时也存在著寄生電感，在高速数字電路的设計中，过孔的寄生電感带來的危害往往大于寄生电容的影响。它的寄生串联电感会削弱旁路電容的贡献，減弱整个电源系統的濾波效用。我们可以用下面的經验公式来简單地計算一个过孔近似的寄生电感：
L=5.08h[ln(4h/d)+1]
    其中L指過孔的电感，h是过孔的長度，d是中心钻孔的直徑。从式中可以看出，過孔的直径对电感的影响較小，而对电感影響最大的是過孔的长度。仍然采用上面的例子，可以计算出过孔的电感为：
L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH
    如果信号的上升时間是1ns，那么其等效阻抗大小為：XL=πL/T10-90=3.19Ω。這样的阻抗在有高频电流的通過已经不能够被忽略，特别要注意，旁路电容在连接电源层和地层的時候需要通過兩个过孔，這样过孔的寄生電感就會成倍增加。
二、如何使用過孔
通过上面對過孔寄生特性的分析，我们可以看到，在高速PCB設计中，看似简单的过孔往往也会给电路的设计带来很大的负面效应。為了減小過孔的寄生效应带來的不利影响，在设计中可以盡量做到：
1．從成本和信號质量两方面考慮，選择合理尺寸的过孔大小。必要時可以考虑使用不同尺寸的過孔，比如对于电源或地线的過孔，可以考虑使用较大尺寸，以减小阻抗，而對于信号走線，则可以使用較小的過孔。当然随着過孔尺寸減小，相應的成本也會增加。
2．上面讨论的两个公式可以得出，使用較薄的PCB板有利于減小过孔的两种寄生参數。
3．PCB板上的信号走线尽量不换层，也就是说尽量不要使用不必要的过孔。
4．電源和地的管腳要就近打過孔，過孔和管脚之間的引线越短越好。可以考虑并聯打多個過孔，以減少等效电感。
5．在信号换层的過孔附近放置一些接地的過孔，以便为信號提供最近的回路。甚至可以在PCB板上放置一些多余的接地過孔。
6．對于密度较高的高速PCB板，可以考虑使用微型过孔。

四哥

Good topice,